(18)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出版公開番号 特開2003-200394 (P2003-200394A)

(43)公開日 平成15年7月15日(2003.7.15)


(21) [ptCl,		識別配号	FI	テーマ <b>ュード(参考)</b>
B81B	3/00		B81B 3/00	2H041
B81C	1/00		B81C 1/00	2H049
G02B	5/18		G02B 5/18	
	26/02		26/02	
			審查請求 有	請求項の数8 OL (全 14 頁)
(21) 出竄器号		特顧2001-394880(P2001-394880)	(71)出題人 000002185 ソニー株式会社	
(22)出頭日		平成13年12月26日(2001.12.26)	1	
(men) intent in		THE STEET WEST (2001: 12:20)		
				以都品川区北品川6丁目7番35号 ソニー に式会社内
			(74)代理人 100	122884
			舯	<b>土 角田 芳末 (外2名)</b>
			Fターム(参考)	2H041 AA05 AA07 AA14 AB14 AC08
				AZD2 AZD3 AZD8
				2HD49 AA5U AA6O AA65
		•		
			1	

(54) 【発明の名称】 静電駆動型MEMS素子とその製造方法、光学MEMS素子、光変製素子、GLVデバイス、及びレーザディスプレイ

(57)【要約】

【課題】 静電駆動型MEMS素子の駆動側電極表面の 平均化を図る。

【解決手段】 基板側電極33と、基板側電極33に対向して配置され、該基板側電極33との間に働く静電引力又は静電反発力により駆動する駆動側電極38を有してなるビーム35とを備え、基板側電極33が、半導体基板32内の不純物導入された導電性半導体領域で形成されて成る。



【特許請求の範囲】

【請求項1】 基板側電極と、

前記基板側電極に対向して配置され、設基板側電極との 間に働く静電引力又は静電反発力により駆動する駆動側 電極を有してなるピームとを備え、

前記基板側電極が、半導体基板内の不純物導入された等 電性半導体領域で形成されて成るととを特徴とする静電 駆動型MEMS素子。

【請求項2】 前記導電性半導体領域が、選択酸化による絶縁分離あるいはトレンチ分離により、前記半導体基 10 板の周辺領域から電気的に絶縁されて成ることを特徴とする請求項1記載の静電駆動型MEMS素子。

【請求項3】 半導体基板の表面に不純物を導入して他 部から絶縁分離された基板側電極を形成する工程と、 前記基板側電極上を含んで選択的に犠牲層を形成する工

前記機性層上に駆動側電極を有するピームを形成する工程と

前記犠牲層を除去する工程を有することを特徴とする静電駆動型MEMS素子の製造方法。

【請求項4】 前記不純物導入を、イオン注入法、熱拡 散法又は固相拡散法により行うことを特徴とする請求項 3記載の節電駆動型MEMS素子の製造方法。

【請求項5】 基板側電極と、

程と、

前配基板側電極に対向して配置され、較基板側電極との 間に働く静電引力又は静電反発力により駆動する光反射 膜兼駆動側電極を有してなるビームとを備え、

前記基板側電極が、半導体基板内の不純物導入された導 電性半導体領域で形成されて成るととを特徴とする光学 MEMS素子。

【請求項6】 基板側電極と、

前記基板側電極に対向して配置され、該基板側電極との 間に働く静電引力又は静電反発力により駆動する光反射 膜兼駆動側電極を有してなるビームとを備え、

前記基板側電極が、半導体基板内の不純物導入された導 電性半導体領域で形成されて成ることを特徴とする光変 調素子。

【請求項7】 共通の基板側電極と、

前記共通の基板側電極に対向して相互に独立に並列配置 され、該基板側電極との間に働く静電引力又は静電反発 40 力により駆動する光反射膜兼駆動側電極を有する複数の ビームとを備え、

前記基板側電極が、半導体基板内の不純物導入された導 電性半導体領域で形成され成るととを特徴とするGLV デバイス。

【韓求項8】 レーザ光波と、設レーザ光源から出射されたレーザ光の光軸上に配置され、レーザ光の光軸度を 変調するGLVデバイスとを有するレーザディスプレイ であって、

前記GLVデバイスが、

共通の基板側電極と、

前配共通の基板側電極に対向して相互に独立に並列配置 され、該基板側電極との間に備く静電引力又は静電反発 力により駆動する光反射膜兼駆動側電極を有する複数の ビームとを備え、

前配基板側電極が、半導体基板内の不純物導入された導 電性半導体領域で形成され成ることを特徴とするレーザ ディスプレイ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、静電駆動型のME MS素子とその製造方法、光学MEMS素子、光変調素 子、GLVデバイス、及びレーザディスプレイに関す る。

[0002]

30

【従来の技術】微細技術の進展に伴い、いわゆるマイクロマシン(MEMS:Micro Electro Mechanical Systems、超小型電気的・機械的複合体)素子、及びMEMS素子を組み込んだ小20型機器が、注目されている。MEMS素子を組み込んだ小20型機器が、注目されている。MEMS素子は、シリコン基板、ガラス基板等の基板上に微細構造体として形成され、機械的駆動力を出力する駆動体と、駆動体を制御する半導体集積回路等とを電気的に、更に機械的に結合させた素子である。MEMS素子の基本的な特徴は、機械的構造として構成されている駆動体が素子の一部に組み込まれていることであって、駆動体の駆動は、電極間のクーロン引力などを応用して電気的に行われる。

【0003】図11及び図12は、光の反射や回折を利用し、光スイッチ、光変調素子に適用される光学MEM S素子の代表的な構成を示す。

【0004】図13に示す光学MEMS素子1は、基板 2と、基板2上に形成した基板側電極3と、基板側電極 3に対向して平行に配置した駆動側電極4を有するビー ム(架) 8と、とのビーム6の一端を支持する支持部7 とを備えて成る。ピーム6と基板側電極3とは、その間 の空隙8によって電気的に絶縁されている。基板2は、 例えば、シリコン (Si) やガリウム砒素 (GaAs) などの半導体基板上に絶縁膜を形成した基板、ガラス基 板のような絶縁性基板などの所要基板が用いられる。基 板側電極3は、不純物をドーピングした多結晶シリコン 腹、金属膜(例えばC┎蒸着膜)などで形成される。 ビ ーム8は、例えばシリコン窒化膜 (SiN膜)等の絶縁 膜5と、その上面に形成された膜厚100mm程度の例 えばA1膜からなる反射膜を兼ねる駆動側電極4とから 構成される。とのピーム8は、支持部7にその一端を支 持した、所謂片持ち粲式に形成される。この光学MEM S素子1では、基板側電極3と駆動側電極4に与える電 位に応じて、ピーム8が基板側電極3との間の静電引力 又は静電反発により変位し、例えば図13の実験と破線 50 で示すように、基板側電極3に対して平行状態と傾斜状

【0005】図14に示す光学MEMS素子11は、 基 板12と、基板12上に形成した基板側電板13と、基 板側電極13をブリッジ状に跨ぐビーム14とを備え成 る。ビーム14と基板側電極13とは、その間の空隙1 3によって電気的に絶縁されている。ピーム14は、基 板側電極3をブリッジ状に跨いで基板12上に立脚する

3

例えばSiN膜からなるブリッジ部材15と、基板側電 極13に対向して相互に平行にブリッジ部材15上に設 けられた、例えば膜厚100nm程度のA1膜からなる 10 反射膜を兼ねる駆動側電極16とから構成される。 基板 12、基板側電極13、ビーム14等は、図13で説明 したと同様の構成、材料を採り得る。ピーム14は、そ の両端が支持された所謂ブリッジ式に形成される。との 光学MEMS素子11では、基板側電板3と駆動側電板 4に与える電位に応じて、ビーム14が基板側電極13 との間の静電引力又は静電反発により変位し、例えば図

14の実線と破線で示すように、基板側電極3に対して

平行状態と凹み状態に変位する。

反射膜を兼ねる駆動側電極4、18の表面に光が照射さ れ、ビーム4、14の駆動位置に応じて、その光の反射 方向が異なるのを利用して、一方向の反射光を検出して スイッチ機能を持たせた、光スイッチとして適用でき る。また、光学MEMS素子1、11は、光強度を変調 させる光変調素子として適用できる。光の反射を利用す るときは、ビーム4、14を振動させて単位時間当たり の一方向の反射光量で光強度を変調する。この光変調素 子は、いわゆる時間変調である。光の回折を利用すると きは、共通の基板側電極3、13に対して複数のビーム 30 割が主である。 6、14を並列配置して光変調素子を構成し、共通の基 板側電極3、13に対する例えば1つ置きのビーム8、 14の近接、離間の動作により、光反射膜を兼ねる駆動 側電極の高さを変化させ、光の回折によって駆動側電極 で反射する光の強度を変調する。この光変調素子は、い わゆる空間変調である。

【0007】図15は、SLM (シリコンライトマシー ン) 社がレーザディスプレイ用光強度変換素子、つまり 光変調器として開発したGLV (Grating Li バイス2 1は、図15Aに示すように、ガラス基板等の 絶縁基板22上にタングステン、チダンなどの高融点金 属およびそれらの窒化膜、または、ポリシリコン薄膜に よる共通の基板側電極23が形成され、この基板側電極 23に交叉してブリッジ状に跨ぐ複数、本例では8つの L-754 [54, 54, 54, 54, 54, 5 4,、24。)が並列配置されてなる。基板側電極23 及びビーム24の構成は、前述の図14で説明したと同 じ構成である。即ち、図15Bに示すように、ビーム2

側電極23と平行する面上に膜厚100nm程度のAl 膜による反射膜兼駆動側電極26が形成されてなる。ブ リッジ部材25と、その上に設けられた反射膜兼駆動側 電極26とからなるピーム24は、リボンと通称されて いる部位である。

【0008】ビーム24の反射膜兼駆動電極26として 使用したアルミニウム膜(A1膜)は、(1) 比較的容 易に成膜できる金属であること、(2) 可視光領域での 反射率の波長分散が小さいこと、(3) A 1 膜表面に生 成したアルミナ自然酸化膜が保護膜となって反射面を保 護すること等の理由から、光学部品材料として好ましい 金属である。また、ブリッジ部材25を構成するSiN 膜(窒化シリコン膜)は、減圧CVD法によって成膜さ れたSiN膜であって、その強度、弾性定数等の物理値 が、ブリッジ部材25の機械的駆動に対して適切である として選定されている。

【0009】基板側電極23と反射酸兼駆動側電極28 との間に微小電圧を印加すると、前途した静電現象によ ってピーム24が基板側電極23に向かって近接し、ま 【0008】とれ等の光学MEMS素子1、11は、光 20 た、電圧の印加を停止すると離間してもとの状態に戻 る。GLVデバイス21は、基板側電極23に対する複 数のピーム24の近接、離間の動作(即ち、1つ置きの ビームの近接、離間の動作)により、光反射膜兼駆動側 電極28の高さを交互に変化させ、光の回折によって (6つのピーム24全体に対して1つの光スポットが照 射される)、駆動側電極26で反射する光の強度を変調 する。静電引力及び静電反発力を利用して駆動するビー ムの力学的特性は、CVD法等で成膜されるSiN膜の 物性によってほぼ決定され、AI膜はミラーとしての役

[0010]

【発明が解決しようとする課題】ところで、MEMS素 子における基板側電極は、上述したようにシリコンやG aAsなどの半導体基板上の絶縁層上、あるいはガラス 基板等の絶縁性基板上に形成される。その電極材料とし ては、不純物をドーピングした多結晶シリコン膜や金属 膜が使用される。しかしながら、これらの電極材料は結 品構造を有するため、表面に凹凸が発生する。例えば、 多結晶シリコン電極の場合、AFM(原子間力顕微線) ght Valve)デバイスの構成を示す。GLVデ 40 分析によると、表面の粗度RMS(平方自乗平均)値を 制御することは、製造工程の温度制御を厳密に行うこと により達成できるものであり、通常の成膜手法と、従来 実施されてきた半導体製造工程を経た後には容易に20 nm以上の表面凹凸を生成し得ることが知られている。 その程度は材料や形成方法に依存する。

【0011】この表面凹凸は、電気的な特性やMEMS 素子の動作特性上、大きな問題とはなりにくいが、特 に、光学MEMS素子を製造する際にしばしば問題とな っていた。即ち、上述したような光学MEMS素子の基 4では、例えばSiN膜によるブリッジ部材25の基板 50 板側電極は、光反射膜を兼ねる駆動側電極の下部に位置

されるととが多い。との場合、製造工程において、下層 膜の表面凹凸は上層膜に順次転写されることになり、最 上層にある光学的に重要な膜表面には、拡大転写された 表面凹凸を有する駆動側電極、すなわち反射膜が形成されることになる。

【0012】例えば、上述の図13のMEMS素子1 は、基板上に基板側電極3を形成し、支持部7を形成し た後、基板側電極3を含む面上に空隙形成用の犠牲層膜 (図示せず)を形成し、さらに犠牲層上にピームを形成 し、次いで、犠牲層膜を除去して基板側電極3とビーム 10 6間に空隙8を形成するようにして作製される。 犠牲屋 はシリコン(多結晶シリコン、非晶質シリコン等)やシ リコン酸化膜が用いられる。犠牲層がシリコンの場合 は、例えば硝酸とファ酸の混合液や、ファ素 (F)を含 むガスのガスエッチングによって除去することができ、 犠牲層が酸化膜の場合は、フッ酸溶液や、フッ化炭素ガ スのエッチングにより除去することが一般的である。 【0013】つまり、基板側電極 (a) と空隙形成用の 犠牲層膜(b)と反射膜を兼ねる駆動側電極(c)の3 層構成で作製された光学MEMS素子においては、それ 20 ぞれの膜単独での観測される表面凹凸の最大値を、R \*\*\* (a)、R\*\*\* (b)、R\*\*\* (c) とすると、3 層の積層膜を形成したときの最上層の表面では、これら の最大値の和が、発生する可能性のある表面凹凸量にな

【0014】光学部品の性能で表現すると、アルミニウム(A1)を反射膜とする光学MEMS素子において、A1膜の反射率は理想的なパルクA1膜では92%が得られるはずであるが、この表面凹凸量の制御が行われないと、この反射率は数%以上の劣化を示し85%程度し 30か得られないこともある。極端な場合、表面が曇ってしまったように見えることもある。このような光学MEMS素子は、光学素子としての性能を使用する際に問題とかる

【0015】また、設計上の課題もある。MEMS振動子、即ちピームの共振周波数は、振動の質量や、駆動部を支える各部位の膜の張力などで設計されるが、一般に設計時には各膜の物性値は理想的な薄膜状態での物性値を使用して計算、設計されることが現状である。ところが、例えば、RMS値が20nmの場合に、使用する膜40厚がこれと比較して小さくなると、膜構造としてのうねりが無視できなくなり、このうねり構造の力学的な緩和までを含めたMEMS素子設計が必要となる。これは、現状の設計ツールでは計算時間、精度の観点から極めて困難である。

【0016】図16に示すように、例えば基板側電極を 多結晶シリコンで形成した場合、その多結晶シリコン膜 の表面の凹凸が拡大してビーム(A1/SiN積層膜) 6を構成する駆動側電極(A1膜)4の表面に転写さ れ、駆動側電極4をミラーとする光反射率が劣化する。 【0017】一方、MEMS素子では、稼働部であるビームを保護するために、例えば図17A、Bに示すように、パッケージング工程がある。このパッケージングは、基板2上の例えばシリコン酸化層による支柱部18を形成し、この支柱部18上に透明基板、例えばガラス基板9を接合している。MEMS素子1を駆動するための電気供給用配線10は、基板側電極3と同時に形成されので、支柱部18の一部では、配線10上を違う形となり支柱部18の一部の接合面が配線10による段差が生じる。このため、支柱部18歳面の全面にわたてパッケージ部材のガラス基板9を密着して載置できず、また、表面の凹凸が支柱部表面18aに転写され、例えば陽極接合法による支柱部表面18aとガラス基板9との接合に支障を来すものであった。

【0018】本発明は、上述の点に鑑み、ビーム表面の 平坦化を図り、性能の向上を図り、さらに製造工程の設 計の自由度の向上を図った静電駆動型MEMS素子とそ の製造方法、光学MEMS素子、光変調素子、GLVデ バイス、及びレーザディスプレイを提供するものであ る。

## [0019]

【課題を解決するための手段】本発明に係る静電駆動型MEMS素子は、基板側電極と、基板側電極に対向して配置され、基板側電極との間に働く静電引力又は静電反発力により駆動する駆動側電極を有してなるビームとを備え、基板側電極が半導体基板内の不純物導入された導電性半導体領域で形成された構成とする。本発明に係る静電駆動型MEMS素子の製造方法は、半導体基板の表面に不純物を導入して他部から絶縁分離された基板側電極を形成する工程と、基板側電極上を含んで選択的に犠牲層を形成する工程と、犠牲層上に駆動側電極を有するビームを形成する工程と、犠牲層を除去する工程とを有する。

【0020】本発明の静電駆動型MEMS素子では、基板側電極が半導体基板内の不純物導入された導電性半導体領域で形成されるので、その基板側電極の表面が、半導体基板表面のまま維持され、鏡面仕上げの極めて平坦な表面に維持される。従って、基板側電極上に犠牲層、ピーム等を順次堆積して最終的に得られるピームの基板側電極との対向面、及び駆動側電極表面は、平坦化される。との駆動側電極を光反射膜に適用した場合、駆動側電極表面での光反射率が向上する。本発明の静電駆動型MEMS素子の製造方法によれば、表面が平坦化されたピームを有するMEMS素子を精度良く且つ容易に製造できる。

【0021】本発明に係る光学MEMS素子は、基板側電極と、基板側電極に対向して配置され、基板側電極との間に做く静電引力又は静電反発力により駆動する光反射膜兼駆動側電極を有してなるビームとを備え、基板側の電極が半導体基板内の不純物導入された導電性半導体領

域で形成された構成とする。

【0022】本発明の光学MEMS素子では、基板側電 極が半導体基板内の不純物導入された導電性半導体領域 で形成されるので、その基板側電極の表面が、半導体基 板表面のまま維持され、鏡面仕上げの極めて平坦な表面 に推持される。従って、上述と同様に、最終的に得られ るビームの光反射膜兼駆動側電極の光反射面は、平坦化 され、これによって光反射率が向上し、光の利用効率が 向上する。

【0023】本発明に係る光変調素子は、基板側電極 と、基板側電極に対向して配置され、基板側電極との間 に働く静電引力又は静電反発力により駆動する光反射膜 兼駆助側電極を有してなるピームとを備え、基板側電極 が半導体基板内の不純物導入された導電性半導体領域で 形成された構成とする。

【0024】本発明の光変調素子では、基板側電極が半 ・導体基板内の不純物導入された導電性半導体領域で形成 されるので、その基板側電極の表面が、半導体基板表面 のまま維持され、鏡面仕上げの極めて平坦な表面に維持 ムの光反射膜兼駆動側電極の光反射面は、平坦度が著し く向上し、これによって光反射率が向上し、光の利用効 率が向上する。

【0025】本発明に係るGLVデバイスは、共通の基 板側電極と、共通の基板側電極に対向して配置され、基 板側電極との間に働く静電引力又は静電反発力により駆 動する光反射膜兼駆動側電極を有してなる複数のビーム とを備え、基板側電極が半導体基板内の不純物導入され た導電性半導体領域で形成された構成とする。

【0026】本発明のGLVデバイスでは、基板側電極 30 が半導体基板内の不純物導入された導電性半導体領域で 形成されるので、その基板側電極の表面が、半導体基板 表面のまま維持され、鏡面仕上げの極めて平坦な表面に 維持される。従って、上述と同様に、最終的に得られる ビームの光反射膜兼駆動側電極の光反射面は、平坦化さ れ、これによって光反射率が向上し、光の利用効率が向 上する。

【0027】本発明に係るレーザディスプレイは、レー ザ光源と、このレーザ光額から出射されたレーザ光の光 軸上に配置され、レーザ光の光強度を変調するGLVデ 40 ではシリコン窒化膜で形成することができる。ビーム3 バイスとを有するレーザディスプレイであって、GLV デバイスが、共通の基板関電極と、共通の基板側電極に 対向して配置され、基板側電極との間に働く静電引力又 は静電反発力により駆動する光反射膜兼駆動側電極を有 してなる複数のピームとを備え、基板側電極が半導体基 板内の不純物導入された導電性半導体領域で形成された 模成とする。

【0028】本発明のレーザディスプレイでは、レーザ 光の光強度を変闘するGしVデバイスにおいて、その基 体領域で形成するので、上述と同様に複数のビームの光 反射膜兼駆動側電極の表面が平坦化される。従って、光 反射率が上がり、レーザディスプレイにおける光利用効

率が向上する。 [0029]

【発明の実施の形態】以下、図面を参照して本発明の実 施の形態を説明する。

【0030】図1は、本発明に係る静電駆動型MEMS 累子の代表的な一実施の形態を示す。 本実地の形態に係 10 るMEMS素子31は、半導体基板32の一面の所定領 域に所要の導電型の不純物を導入して導電性半導体領域 33を形成し、この導電性半導体領域33を基板側電極 となし、この基板側電極33に対向するように一端を絶 緑性支持部34に支持された静電駆動型のビーム35を 配置して構成される。ビーム35は、いわゆる片持ち染 式に構成される。なお、MEMS素子31には、この駆 動を制御する半導体築積回路等が一部に組み込まれてい

【0031】半導体基板32は、単結晶半導体基板、例 される。従って、上述と同様に、最終的に得られるピー(20)えばシリコン(Si)。ガリウム砒素(GaAs)など の基板を用いることができる。この半導体基板32kp 型あるいはn型の不純物をイオン注入法、熱拡散法、或 いは固相拡散法等により導入して導電性半導体領域、即 ち基板側電極33を形成することができる。基板側電極 33は、絶縁分離領域38により周囲から絶縁分離され る。

> 【0032】基板側電極33の絶縁分離としては、図2 Aに示すように、例えばシリコン半導体基板32の表面 に選択酸化(いわゆるLOCOS)層36、を形成し、 との選択酸化階36、により基板側電極33を絶縁分離 することができる。或いは、図2Bに示すように、基板 側電極33をトレンチ分離 (SIT: Shallow Tranch Isolation)で絶縁分離するこ ともできる。即ち、導電性半導体領域33を囲む溝43 を形成し、との溝43内に絶縁層、例えばシリコン酸化 層44を埋め込んで成るトレンチ分離領域36、によ り、基板側電極33を絶縁分離することができる。

【0033】 絶縁性支持部34は、シリコン窒化 (Si N) 膜、シリコン酸化 (SiO,) 膜等の絶縁体、本例 5は、例えばシリコン窒化(SiN)膜、シリコン酸化 (SiO,)膜等の絶縁膜、本例では強度、弾性定数な どの物性値がピームの機械的駆動に対して適切な、シリ コン窒化 (SiN) 膜37とその上の駆動側電極38と の積層膜で形成される。駆動側電極38としては、Ag 膜、アルミニウム(Al)を主成分とするAl膜、或い はチタンTi, タングステン♥、モリブデンMo、タン タルTaなどのいずれかの高融点金属膜、等を用いると とができる。

板関電極を半導体基板内の不純物導入された導電性半導 50 【0034】図8~図7は、上述の静電駆動型MEMS

素子31の製造方法の一実施の形態を示す。先ず、図6 Aに示すように、半導体基板、例えばシリコン単結晶基 板32の一面の所定領域に選択酸化(LOCOS)によ る絶縁層36、を形成し、この絶縁層36、で囲まれた 領域にp型又はn型の不純物を導入して導電性半導体領 域(いわゆる不純物拡散領域)33を形成する。この導 電性半導体領域33が基板側電極となる。

【0035】導電性半導体領域33を形成するための不 純物導入法としては、イオン注入法、熱拡散法、固相拡 飲法等がある。イオン注入の場合は、例えば加速した 燐、ホウ素又は砒素等をシリコン基板32中に注入し、 熱処理によりシリコン基板32の結晶性を回復させる。 熱拡散法では、例えば燐を導入する場合、Cl, POガ ス雰囲気で熱処理を行う。固相拡散法では、シリコン基 板32上に例えばホウ素をドープしたホウ珪酸ガラス (BSG) 膜或いは燐をドープした燐珪酸ガラス (PS G)膜等を堆積し、熱処理して固相拡散を行いホウ索或 いは燐などの不純物を導入する。

【0036】次に、図6Bに示すように、シリコン基板 32の上面に支持部となる絶縁膜、本例ではシリコン窒 20 化膜をCVD法等により成膜し、パターニングして基板 側電極33より離れた位置にシリコン窒化膜による支持 部34を形成する。次いで、全面に空隙形成用の犠牲 層、本例では多結晶シリコン膜40を形成し、支持部3 4の面と同一面となるように多結晶シリコン層40をエ ッチバックする。なお、犠牲層40としては、多結晶シ リコン膜の他、非晶質シリコン膜、フォトレジスト膜、 あるいは支持部34及びビームを構成する絶縁膜とエッ チングレートの異なる絶縁膜(例えばシリコン酸化膜、 シリコン窒化膜など) 等を用いることもできる。

【0037】次に、図6Cに示すように、支持部34上 及び多結晶シリコン層40上を含んで全面に、例えばシ リコン窒化膜、シリコン酸化膜等の絶縁膜、本例ではシ リコン室化膜37及びその上の駆動側電極材料層38% を順次形成する。

【0038】次に、図7Dに示すように、レジストマス ク41を形成し、とのレジストマスク41を介して駆動 側電極材料層38′を及びその下のシリコン窒化膜37 を選択的にエッチング除去して、支持部34に支持され ム35を形成する。

【0039】次に、図7Eに示すように、総性層である 多結晶シリコン暦40を例えばXeF、ガスによるガス エッチングにより除去し、基板側電極33とピーム35 との間に空隙41を形成して、目的の静電駆動型MEM S素子3 1を得る。

【0040】図8~図9は、上述の静電駆動型MEMS 素子31の製造方法の他の実施の形態を示す。先ず、前 述の図8Aと同様に、図8Aに示すように、半導体基 板、例えばシリコン単結晶基板32の一面の所定領域に 50 【0048】本実施の形態に係るMEMS素子の製造方

選択酸化(LOCOS)による絶縁層36、を形成し、 この絶縁層36、で囲まれた領域にp型又はn型の不純 物を導入して導電性半導体領域(いわゆる不純物拡散領 域) 33を形成する。との導電性半導体領域33が基板 側電極となる。

10

【0041】次に、図8Bに示すように、この基板、即 ち一部に不純物拡散領域33を形成した基板32の全面 に犠牲層用の例えば多結晶シリコン膜50を堆積する。 次いで、図80亿示すように、多結晶シリコン膜50亿 10 対して、ビームを支えるポスト(支持部)となる領域に 閉口51を形成する。

【0042】次に、図9Dに示すように、開口51内を 含んで犠牲屋である多結晶シリコン膜50上にビームと なる例えばSiN膜37とA1膜38′の積層膜を形成 する。 開口 5 1 の 例壁 に 形成された A 1 / S i N 2 層 膜 (37、38')は、そのままピームを支える中心が空 祠となる円柱ないしは角柱のポスト(支持部)52とな

【0043】最後に、図9Eに示すように、A1/Si N積層膜(37、38′)を所定のパターンに加工して SiN膜37とAlの駆動側電極38とからなるピーム 35を形成し、目的のMEMS素子31を得る。 図9F では。ポスト52から一方向にピーム35を長くしてい るので、所謂片持ち梨式のMEMS構造を得ることがで

[0044]本実施の形態に係るMEMS素子31によ れば、基板側電極33をシリコン単結晶基板32の一面 に形成した導電性半導体領域 (不純物拡散領域) で形成 するので、基板側電極33の表面は、シリコン単結晶基 板32のままで維持され、研磨鏡面仕上げの極めて平坦 な表面に維持される。従って、製造工程において、との 基板側電極33上に犠牲層40、ピーム35を構成する SiN膜37及び駆動側電極38を順次堆積しても、前 述の図16に示した下地の凹凸を反映していくことはな く、ビーム35の駆動側電極38の上面38a、咳いは ピーム35の絶縁膜37の基板側電極33と対向する下 面を平坦化することができる。特に、上面38aは、駆 助側電極38を構成する膜の結晶グレインによる凹凸だ けが反映された表面が達成される。例えば駆動側電極3 る駆動側電極38及びシリコン窒化膜37からなるビー 40 8をAI膜で形成するときは、AI膜上面はAI膜の結 晶グレインによる凹凸だけが反映されることになる。そ の結果、図5に示すように、平坦製の良好な駆動側電極 38が形成される。

> [0045] CのMEMS索子31を光学MEMS索子 に適用した場合には、この駆動側電極38の上面38a がより平坦な光反射面(いわゆるミラー面)となり、光 反射率が向上して反射光の光利用効率が増え、オン・オ フ制御できる光スイッチ、光強度を変調する光変調素子 などの光素子としての性能の向上を図ることができる。

法によれば、半導体基板32に不純物導入によって形成した不純物拡散領域で基板側電極33を形成するので、基板側電極33の表面は単結晶基板32の表面に維持され、その鏡面仕上げの極めて平坦な面となる。その後、磁性層40、又は50、といるを構成する絶縁膜37及び駆動側電極材料層38′を順次堆積し、微性層40、又は50を除去するようにしたことにより、駆動側電極38が平坦されたビーム35を有するMEMS素子31を精度良く且つ容易に製造することができる。

【0047】図3は、本発明に係る静電駆動型MEMS 10 素子の代表的な他の実施の形態を示す。本例はビームを ブリッジ状に形成した場合である。本実施の形態に係る MEMS素子51は、半導体基板32の一面の所定領域 に所要の導電型の不純物を導入して導電性半導体領域3 3を形成し、この導電性半導体領域33を基板側電極と なし、この基板側電極33に対向するように基板側電極 33をブリッジ状に跨ぐ静電駆動型のビーム52を配置 して構成される。基板側電極33は、前述の図2A、図 2 Bに示す選択酸化による絶縁層36、或いはトレンチ 分離領域36、等による絶縁分離領域36により周囲か 20 ら絶縁分離される。ビーム52は、基板側電極33をブ リッジ状に跨いで基板32上に立脚する絶縁膜、例えば シリコン窒化 (SiN) 膜からなるブリッジ部材53 と、基板側電極33に対向して相互に平行にブリッジ部 材53上に設けられた駆動側電極54とから構成され る。半導体基板32、基板側電極33、ピーム52を模 成する絶縁膜53及び駆動側電極54等は、前述の図1 で説明したと同様の構成、材料を採り得るので、詳細説 明を省略する。

【0048】とのMEMS素子51は、前述の図6~図 30 7で説明したと同様の工程で製造することができる。即 5、半導体基板32の絶縁分離領域36で囲まれた領域 表面に不純物を導入して導電性半導体領域(不純物拡散 領域)による基板側電極33を形成した後、基板側電極 33上を含んで選択的に犠牲層を形成し、次いで、犠牲 層上及び絶縁分離領域が形成された基板上を含んでブリッジ状の絶縁膜53及びブリッジ状絶縁膜53の基板側 電極33と平行する面上に駆動側電極54を形成してピーム52を形成し、その後に犠牲層を除去することによ り、MEMS素子51を製造することができる。 40

【0049】本実施の形態に係る静電駆動型MEMS素子51においても、前述と同様に、基板側電極33がシリコン単結晶基板32の一面に形成した導電性半導体領域(不純物拡散領域)で形成されるので、ビーム52の駆動側電極54の上面54aは下地の凹凸に反映されず、駆動側電極54を構成する膜の結晶グレインによる凹凸だけが反映された表面になり、平坦化される。従って、光学MEMS素子に適用した場合、この駆動側電極54の上面54aがより平坦なミラー面となり、光反射率が向上して反射光の光利用効率が増え、光スイッチ、

光変調素子等の光素子としての性能の向上を図ることが できる。

【0050】図4は、本発明に係る静電駆動型MEMS 索子の代表的な他の実施の形態を示す。本実施の形態に お係るMEMS素子55は、半導体基板32の一面の所 定領域、例えば中央を挟んで対向する2つの領域に所要 の導電型の不純物を導入して導電性半導体領域33〔3 3A、33B)を形成し、この導電性半導体領域33 A、33Bを夫々基板側電極となり、この両基板側電極 33A, 33Bに対向するように、ビーム58〔56 A, 56B)を配置して構成される。ビーム56A, 5 6 Bは、共通のビームで形成され、中央の支持部57上 にビームの中心を支持して、その中心から左右に延びる 部分でピーム56A、58Bが構成される。基板側電極 33A、33Bは、上例と同様の絶縁分離領域38Kよ り周囲から絶縁分離される。ピーム58は、絶縁膜、例 えばシリコン窒化 (SiN)膜58とその上の駆動側電 極59の積層膜で形成される。半導体基板32、基板側 電極33 (33A, 33B)、ピーム56 (56A, 5 6B)を構成する絶縁膜58、駆動側電極58等は、前 述の図1で説明したと同様の構成、材料を採り得るの で、詳細説明を省略する。なお、基板側電極33A.3 3 Bを独立に形成したが、共通の1つの基板側電極33 として、この基板側電極33にピーム56A、56Bを 対向して配置した構成とすることもできる。

【0051】とのMEMS素子55は、前述の図6~図7で説明したと同様の工程で製造することができる。即ち、半導体基板32の絶様分離領域36で囲まれた領域表面に不純物を導入して導電性半導体領域(不純物拡散領域)による基板側電極33(33A.33B)を形成し、中央に選択的に絶縁膜による支持部57を形成した後、基板側電極33(33A.33B)上を含んで選択的に犠牲層を形成し、次で、支持部57及び犠牲層上を含んで絶縁膜58及び駆動側電極59を形成してピーム56(56A.56B)を形成し、その後に犠牲層を除去することにより、MEMS素子55を製造することができる。

【0052】本実施の形態の静電駆動型MEMS素子55においても、前述と同様に、基板側電極33〔3340 A.33B〕がシリコン単結晶基板32の一面に形成した準電性半導体領域(不純物拡散領域)で形成されるので、ビーム56〔56A,56B〕の駆動側電極59の表面は下地の凹凸に反映されず、駆動側電極59を構成する膜の結晶グレインによる凹凸だけが反映された表面になり、平坦化される。従って、光学MEMS素子に適用した場合、この駆動側電極56の上面56aがより平坦なミラー面となり、光反射率が向上して反射光の光利用効率が増し、光スイッチ、光変闘素子などの光素子としての性能の向上を図ることができる。

50 (0053)上述のMEMS素子31、51、55は、

光の反射を利用する光学MEMS素子と、光の回折を利 用する光学MEMS索子に適用できる。光の反射を利用 する場合は、基板側電極33に対して1つのビーム3 5、52又は56を配置した構成、或いは共通の基板側 電極33に対して夫々が独立に駆動する複数のビーム3 5を配置した構成とすることができる。光の回折を利用 する場合は、共通の基板側電極33に対して複数のビー ム35、52又は56を並列配置して構成される。

【0054】上記光学MEMS素子を用いて光変調素子 を構成することができる。本実施の形態の光変調素子に 10 よれば、反射効率、回折効率が向上して反射光の光利用 率が増え、光交調素子としての特性、性能の向上を図る **といができる。** 

【0055】図10A、Bは、MEMS素子を保護する ためのパッケージの構成を示す。本実施の形態において は、MEMS素子31を構成する基板側電極33が、半 導体基板32内に不純物を導入して形成した導電性半導 体領域で形成されると共に、MEMS素子31を駆動す るための電気供給用配線44も基板側電極33と同じ半 導体基板32内に不純物を導入して形成した導電性半導 20 体領域で形成される。CのMEMS素子31 (特に、ビ ーム35、基板側電極33を含む駆動体部分)を取り囲 むように、基板32上に例えばSiO、層による支柱部 45が形成される。支柱部45の一部は配線44上を道 うように形成されるが、基板側電極33が半導体基板3 2内の導電性半導体領域(不純物拡散領域)で形成され ているので、段差がなく、支柱部45表面は全面にわた って平坦面に形成される。また、配線44表面も凹凸が なく、支柱部45表面に従来のような配線の表面凹凸が 転写されない。この支柱部45上にパッケージ部材のガ 30 ラス基板48を載置して例えば陽極接合法で支柱部45 とガラス基板48とを接合し封止する。

【0058】本実施の形態のバッケージングでは、支柱 部445の表面に段差がなく、且つ凹凸も生ぜず、支柱 部445表面の全面にわたり平坦化されるので、ガラス 基板48を支柱部445上に密着して載置することがで き、陽極接合により確実に封止できる。即ち、MEMS 索子を有するチップ全体の平坦度を向上できるので、M EMS素子に固有のパッケージングの自由度が増し、M を図ることができる。

【0057】図11は、本発明に係るGLVデバイスの 実施の形態を示す。本実施の形態に係るGLVデバイス 61は、前述の図3で説明したと同様ように、半導体基 板、例えばシリコン単結晶基板82の一面に不純物を導 入して形成した導電性半導体領域(不純物拡散領域)に よる共通の基板側電極63に対して、ブリッジ部材64 と金属膜による駆動側電極65の積層膜からなる複数本 例では8つのビーム88(88, 88, 88, 8 6、、66、、66。)を並列配置して構成される。と 50 信号成分のみが取り出される。次いで、とのRGBの画

のGLVデバイス61は、前述と同様に基板側電極63 に対する1つ置きのビーム66の近接、離間の動作によ

り、光反射膜を兼ねる駆動側電極85の高さを交互に交 化させ、光の回折によって駆動側電極65で反射する光

14

の強度を変調する。

【0058】本実施の形態に係るGLVデバイス61 は、基板側電極83を半導体基板82の一面に形成した 導電性半導体領域(不純物拡散領域)により構成するの で、結果としてピーム88の反射膜を兼ねる駆動側電極 65のミラー面の光反射率を向上させることができ、光 利用効率の高い、高性能のGLVデバイスを提供するこ とができる。

[0059]図12は、上述のMEMS素子を適用した 光変調素子としてのGLVデバイスを用いた光学装置の 一実施の形態を示す。本例ではレーザディスプレイに適 用した場合である。本実施の形態に係るレーザディスプ レイ71は、例えば、大型スクリーン用プロジェクタ、 特にデジタル画像のプロジェクタとして、或いはコンピ ュータ画像投影装置として用いられる。

【0060】レーザディスプレイ71は、図12に示す ように、赤(R)、緑(G)、青(B)の各色のレーザ 光源72R、72G、72Bと、各レーザ光源に対し て、それぞれ光軸上に順次、設けられたミラー74尺、 74G、74B、各色照明光学系(レンズ群) 78R、 78G、78B、及び光変調素子として機能するGLV デバイス78R、78G、78Bとを備えている。レー ザ光源72R、72G、72Bは、それぞれ例えば、R (波長642nm、光出力約3W)、G(波長532n m、光出力約2 W)、B(波長457 n m、光出力約 1.5♥)のレーザを射出する。

【0081】更に、レーザディスプレイ71は、GLV デバイス78尺、78G、78日によりそれぞれ光強度 が変調された赤色(R)レーザ光、緑色(G)レーザ 光、及び青色(B)レーザ光を合成する色合成フィルタ 80、空間フィルタ82、ディフューザ84、ミラー8 8、ガルバノスキャナ88、投影光学系(レンズ群)9 0、およびスクリーン92を備えている。色合成フィル タ80は、例えばダイクロイックミラーで構成さる。

【0082】本実施の形態のレーザディスプレイ71 EMS素子の製造工程の設計自由度の向上とコスト低減 40 は、レーザ光源72R、72G、72Bから射出された RGB各レーザ光は、それぞれミラー74R、74G、 74 Bを経て各色照明光学系76 R、76 G、76 Bか **5各GLVデバイス78R、78G、78BK入射す** る。各レーザ光は、色分類された画像信号であり、GL Vデバイス78R、78G、78Bに同期入力されるよ うになっている。更に、各レーザ光は、GLVデバイス 78R、78G、78Bによって回折されることにより 空間変調され、とれら3色の回折光が色合成フィルタ8 0によって合成され、続いて空間フィルタ82によって

像信号は、ディフューザ84によてレーザスペックルが 低減され、ミラー8日を経て、画像信号と動機するガル パノスキャナ88により空間に展開され、投影光学系9 0によってスクリーン92上にフルカラー画像として投 影される。

【0063】本実施の形態のレーザディスプレイ71で は、光変調素子として図11に示す構成のGLVデバイ ス78尺、78G、78日を備えるので、射出される画 像信号の光束は、従来の光変調素子を用いたレーザディ スプレイに比べて向上する。信号の光束が向上すること 10 から、レーザ光源72R、72G、72Bからのレーザ 光の利用効率が向上する。

【0064】本実施の形態のレーザディスプレイ71で は、各色のレーザ光源72に対応して、GLVデバイス 78尺、78G、78Bを備えているが、本発明に係る GLVデバイスは、これ以外の構成を有する各種のディ スプレイについても適用可能である。例えば、光淑を白 色とする一方で、RGBそれぞれの波長の光のみを反射 して(それ以外の光は回折する)各色を表示するように が1画素を構成するようにしてもよい。また、RGBの 画素データからなる画像情報に同期したカラーホイール を通してGLVデバイス78亿、単一の光顔からの白色 光を入射させるようにすることもできる。更に、例え ば、単一のGLVデバイス78を用いて、RGBのLE D (発光ダイオード) からの光を回折し、画素毎の色の 情報を再生するように構成すれば、簡単なハンディタイ プのカラーディスプレイとなる。

【0065】また、本発明に係るGLVデバイスは、本 実施の形態のレーザディスプレイのようなプロジェクタ 30 プレイを提供できる。 類だけでなく、光通信におけるWDM(Wavelen gth Division Multplexing: 波長多重)伝送用の各種デバイス、MUX(Multi plexer:パラレルーシリアル変換器/分配化装 置)、あるいはOADM (Optical Add/D rop Multiplexer), OXC (Opti cal Cross Connect) 等の光スイッチ として用いることもできる。更に、例えばディジタル面 像等を直画できる微細描画装置、半導体露光装置や、ブ リンタエンジンなど、その他の光学装置にも適用すると 40 とができる.

【0086】また、本実施の形態のレーザディスプレイ 71では、GLVデバイス78R、78G、78Bを用 いて空間変調を行うレーザディスプレイについて説明し たが、本発明に係るGLVデバイスは、位相、光強度な どの干渉・回折により変調可能な情報のスイッチングを 行うことができ、これらを利用した光学装置に応用する ことが可能である。

[0087]

よれば、基板側電極を半導体基板内の不純物導入された 導電性半導体領域で形成し、基板側電極の表面を半導体 基板表面と同様の平坦面に維持するので、MEMS素子 に顕在化していたビームの駆動側電極の表面の凹凸(ラ フネス)を飛躍的に低減し平坦化することができる。よ って、MEMS素子としての性能の向上を図ることがで きる。また、MEMS素子の基板側電極が半導体基板と 同一面に形成されるので、MEMS素子を有するチップ 全体の平坦度も向上し、MEMS素子に固有のパッケー ジングの自由度を増し、製造工程の設計自由度を向上 し、コスト低減を図ることができる。本発明に係る静電 駆動型MEMS素子の製造方法によれば、上述のMEM S素子を精度よく且つ容易に製造するとができる。

【0068】本発明の静電駆動型MEMS素子を光学M EMS素子に適用したときは、その光反射膜兼駆動側電 極の表面が平坦化するので、光反射率が向上し、光利用 効率が高くなり、光学MEMS素子としての性能の向上 を図ることができる。本発明の静電駆動型MEMS素子 を光の反射、或いは回折を利用した光変調素子に適用し ビームの幅が異なる光変調素子78R、78G、78B 20 たときは、その光反射酸兼取動側電極の表面が平坦化す るので、光反射率が向上し、光利用効率の高い光変調素 子を提供できる。つまり、性能の向上した光変調素子を 提供できる。

> 【0069】本発明の光変調素子でGLVデバイスを構 成するときは、光利用効率の高いGLVデバイスを提供 できる。つまり、性能の向上したGLVデバイスを提供 できる。本発明のGLVデバイスをレーザディスプレイ に組み込むときは、光利用効率の高いレーザディスプレ イを提供できる。つまり、性能の向上したレーザディス

【図面の簡単な説明】

【図1】本発明に係る静電駆助型MEMS素子の代表的 な一実施の形態を示す構成図である。

【図2】A 本発明の静電駆動型MEMS素子の基板側 電極の絶縁分離領域の一例である。

B 本発明の静電駆動型MEMS素子の基板側電極の絶 縁分離領域の他の例である。

【図3】本発明に係る静電駆動型MEMS素子の代表的 な他の実施の形態を示す構成図である。

【図4】本発明に係る静電駆動型MEMS素子の代表的 な他の実施の形態を示す構成図である。

【図5】本発明に係る静電駆動型MEMS素子の駆動側 電極の平坦性を示す要部の断面図である。

【図6】A~C 図1の静電駆動型MEMS素子の製造 方法の一実施の形態を示す製造工程図(その1)であ

【図7】D~E 図1の静電駆動型MEMS素子の製造 方法の一実施の形態を示す製造工程図(その2)であ

【発明の効果】本発明に係る静電駆動型MEMS素子に so 【図8】A~C 図1の静電駆動型MEMS素子の製造

18

方法の他の実施の形態を示す製造工程図(その1)である。

【図9】D~E 図1の静電駆動型MEMS素子の製造方法の他の実施の形態を示す製造工程図(その2)である。

【図10】A MEMS素子のパッケージの要部の構成 図である。

B 図8Aの90°方向から見た要部の構成図である。 【図11】A 本発明に係るGLVデバイスの実施の形態を示す構成図である。

B 図11Aの断面図である。

【図12】本発明に係るレーザディスプレイの実施の形態を示す構成図である。

【図13】従来の説明に供する光学MEMS素子の代表的な一例である。

【図14】従来の説明に供する光学MEMS素子の代表的な他の例である。

【図15】従来のGLVデバイスを示す構成図である。

【図16】従来の光学MEMS素子の駆動側電極の凹凸を示す要部の断面図である。

【図17】A 従来のMEMS素子のバッケージの要部の構成図である。


B 図17Aの90°方向から見た要部の構成図であ \*

\* ð.


【符号の説明】

31、51、55···MEMS素子、32···半導 体基板、33、33A、33B・・・基板側電極、3 4、57···支持部、35、52、56A、58B・ ・・ビーム、36・・・絶縁分離領域、38,・・・L OCOSの絶縁層、36、・・・トレンチ分離領域、3 7、58・・・絶縁膜、38、54、59・・・駆動側 電極、40・・・犠牲層、45・・・支柱部、46・・ ・ガラス基板、53・・・ブリッジ部材、61・・・G LVデバイス、62・・・半導体基板、63・・・基板 側電極、64・・・ブリッジ部材、65・・・駆動側電 極、68 (86, 、66, 、86, 、86, 、86, 、 86。]・・・ビーム、67・・・絶縁分離領域、71 ···レーザディスプレイ、72(72A, 72G, 7 2B)・・・レーザ光顔、74 [74R, 74G, 74 B)、86・・・ミラー、76 (76R, 76G, 76 B) · · · 照明光学系、78 [78R, 78G, 78 B)・・・GLVデバイス、80・・・色合成フィルタ (ダイクロイックミラー)・・・空間フィルタ、84・ ・・ディフューザ、86・・・ミラー、88・・・ガル バノスキャナ、90・・・投影光学系、92・・・スク


[図1]





[図3]




【図2】









【図17】

